30 lines
1.4 KiB
Markdown
30 lines
1.4 KiB
Markdown
|
# 附录 A：运维操作手册
|
|||
|
|
|
|||
|
|
本章节概述了读出芯片的运维校准流程。完整内容参见 [读出子系统运维操作手册](../../readout_operate/读出子系统运维操作手册.md)。
|
|||
|
|
|
|||
|
|
## 校准流程概要
|
|||
|
|
|
|||
|
|
读出芯片在上电后需要执行以下校准步骤：
|
|||
|
|
|
|||
|
|
1. **通道延迟校准**：校准各通道的模拟和数字延迟，确保多通道间时序对齐
|
|||
|
|
2. **输出同步校准**：校准 AWG 输出通道的同步精度
|
|||
|
|
3. **采集同步校准**：校准 ADC 采样时钟与 DAQ 触发之间的同步
|
|||
|
|
4. **PLL 锁定确认**：验证 PLL 输出频率锁定在目标范围内
|
|||
|
|
|
|||
|
|
## 硬件安装注意事项
|
|||
|
|
|
|||
|
|
* 确认所有供电轨上电顺序正确（内核供电 → IO 供电 → 时钟 → 复位）
|
|||
|
|
* 检查 SPI 和 LVDS 线缆连接
|
|||
|
|
* 确认散热条件满足要求
|
|||
|
|
|
|||
|
|
## 故障诊断
|
|||
|
|
|
|||
|
|
常见故障及排查方向：
|
|||
|
|
|
|||
|
|
| 故障现象 | 可能原因 | 排查步骤 |
|
|||
|
|
|:-|:-|:-|
|
|||
|
|
| SPI 无法通信 | CSN/SCLK 时序异常、CHIP_ID 配置错误 | 检查 SPI 四线连接、上拉电阻、CHIP_ID 跳线 |
|
|||
|
|
| LVDS 无法同步 | 同步码发送不足、信号质量差 | 检查差分线缆、增加同步码发送次数 |
|
|||
|
|
| DAC 无输出 | PLL 未锁定、DAC 配置未完成 | 检查参考时钟、确认 PLL 锁定指示灯、回读 DAC 配置 |
|
|||
|
|
| ADC 采集异常 | 参考电压配置错误、输入信号超量程 | 检查 ADC_REF_SENSE 电平、确认输入信号幅度 |
|