52 lines
2.2 KiB
Markdown
52 lines
2.2 KiB
Markdown
## 5.5. EXC 上变频电路配置
|
||
|
||
来自读出基带板输出端口的中频信号需要经过混频板上变频电路处理后才能够被发送到量子芯片。
|
||
上变频电路将 DAC 输出的基带/中频信号搬移到量子比特工作频段。
|
||
|
||
### 5.5.1. 配置项
|
||
|
||
| 配置名 | 描述 | 访问方式 |
|
||
|:-:|:-|:-|
|
||
| `lo_freq` | 变频本振频率设置 | SPI（基地址 `0x00100000`） |
|
||
| `up_gain` | 上变频增益设置 | SPI（预留） |
|
||
|
||
### 5.5.2. 本振频率配置
|
||
|
||
`lo_freq` 设置上变频本振频率，输出射频频率由下式确定：
|
||
|
||
$$F_{RF\_out} = F_{baseband} + F_{LO}$$
|
||
|
||
或当使用正交调制模式时：
|
||
|
||
$$F_{RF\_out} = F_{baseband} + F_{NCO} + F_{LO}$$
|
||
|
||
其中 $F_{baseband}$ 为波形仓库中存储的基带波形频率，$F_{NCO}$ 为 AWG 内部 NCO 调制频率，$F_{LO}$ 为本振频率。
|
||
|
||
| 参数 | 说明 |
|
||
|:---|:---|
|
||
| 位宽 | 32 比特整数 |
|
||
| 单位 | kHz |
|
||
| 支持范围 | 5,400,000 ~ 5,600,000（即 5.4 ~ 5.6 GHz） |
|
||
|
||
**配置示例**：输出 $F_{RF\_out}$ = 6.7 GHz 的单音激励信号：
|
||
- 若使用基带直出模式（`awg_mode=0`），基带波形频率 $F_{baseband}$ = 1.2 GHz，$F_{LO}$ = 5.5 GHz → $F_{RF\_out}$ = 6.7 GHz
|
||
- 若使用调制模式（`awg_mode=1`），基带波形为 DC 包络，$F_{NCO}$ = 1.2 GHz，$F_{LO}$ = 5.5 GHz → $F_{RF\_out}$ = 6.7 GHz
|
||
|
||
### 5.5.3. 共享本振约束
|
||
|
||
> **重要**：同一块混频板上的**上下变频通道共享同一个本振信号**（寄存器地址同为 `0x00100000`）。这意味着：
|
||
>
|
||
> - 同一混频板的 ACQ（下变频）和 EXC（上变频）使用相同的 $F_{LO}$；
|
||
> - 量子比特的读出频率 $F_{RO}$ 和激励频率 $F_{RI}$ 必须能够用同一个本振覆盖；
|
||
> - 若 $F_{RO}$ 和 $F_{RI}$ 差距过大导致无法共用本振，需将它们分配到不同混频板（不同槽位）。
|
||
|
||
### 5.5.4. 增益设置
|
||
|
||
`up_gain` 为预留接口，其支持情况取决于混频板硬件形态。
|
||
|
||
### 5.5.5. 配置时序
|
||
|
||
上变频配置应在 MCU 触发之前通过 SPI 完成。配置写入后需等待本振锁相环（PLL）锁定，建议在初始化阶段完成配置。
|
||
|
||
配置顺序：SPI 写混频板寄存器 → 等待 PLL 锁定 → 配置 AWG 寄存器 → 加载波形 → 加载 MCU 程序 → 等待触发。
|